Allegro的背钻设计
高速数字信号在传输时会因为各种阻抗不匹配造成反射,其中走线过孔或连接器通孔的残端相当于走线的多余线段,会对信号造成反射、散射、延迟等信号完整性问题。 背钻(Backdrill)...
高速数字信号在传输时会因为各种阻抗不匹配造成反射,其中走线过孔或连接器通孔的残端相当于走线的多余线段,会对信号造成反射、散射、延迟等信号完整性问题。 背钻(Backdrill)...
当PCB上有的连接点与元器件引脚没有完全接上时,软件会认为该网络没有完成连接,从而有开路问题,如图所示。 Allegro提供了自动完成连接的功能,执行菜单命令ToolsDerive Connectivity,在...
在焊盘伸出了板框等情况下,若要对某个焊盘的外形单独进行修改,可执行菜单命令ToolsPadBoundray功能,单击焊盘的边沿,使鼠标上出现一条细线,用类似修改铜箔边界的方法修改焊盘外...
Allegro中可以对两个PCB文件的封装、数值、网络对比,从而确认不一致元器件和网络连接,方法如下: (1)在A板中执行菜单命令ToolsDesign Compare,等待几分钟后,弹出Design Compare对话框,...
(1)T型节点的创建,以两片DDR的地址线为例 执行菜单命令LogicNet Schedule,点击CPU端任意一个地址线网络,然后在中间某个位置右键,选择右键菜单中的Insert T,然后在需要添加T点的位置...
在PCB中进行器件重新编号之后,为了保证PCB与原理图的一致性,需要将编好号后的PCB返标回原理图。 (1)首先要从PCB中导出网表,执行菜单命令FileExportLogic,弹出Export Logic对话框,选择...
如果要选择性的进行器件编号重排,需要对编号重排的器件分配Auto_Rename属性。 (1)执行菜单命令EditProperties,Find面板中勾选Comps,选择需要进行编号重排的器件,在弹出的Edit Property窗...
由于电路板上的元器件位号是由原理图所指定的,与该元器件在电路板上的位置无关,为了让硬件工程师及测试人员能根据元器件编号快速找到元器件,推荐依据元器件在电路板上的位...